DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

4433541

Basic Patent (No,Kind,Date): DE 3317954 A1 831117 <No. of Patents: 005>

HALBLEITERBAUELEMENT (German)

Patent Assignee: CANON KK (JP)

Author (Inventor): NAKAGIRI KATSUMI (JP); KOMATSU TOSHIYUKI (JP); OSADA YOSHIYUKI (JP); OMATA SATOSHI (JP); HIRAI YUTAKA (JP); NAKAGIRI

TAKASHI (JP)

IPC: *H01L-029/14; H01L-029/72; H01L-029/76

CA Abstract No: *100(04)028699S; Derwent WPI Acc No: *C 83-821992; Language of Document: German

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date	
DE 3317954	A1	831117	DE 3317954	Α	830517	(BASIC)
DE 3317954	C2	911010	DE 3317954	Α	830517	
JP 58199564	A2	831119	JP 8282651	Α	820517	
JP 94058966	B 4	940803	JP 8282651	Α	820517	
US 4766477	Α	880823	US 885336	Α	860711	

Priority Data (No,Kind,Date):

JP 8282651 A 820517

US 494049 A1 830512

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 01262164

SEMICONDUCTOR ELEMENT

PUB. NO.: -

58-199564 [JP 58199564 A]

PUBLISHED:

November 19, 1983 (19831119)

INVENTOR(s): NAKAGAWA KATSUMI

KOMATSU TOSHIYUKI OSADA YOSHIYUKI

KOMATA TOMOJI

HIRAI YUTAKA

NAKAGIRI TAKASHI

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

57-082651 [JP 8282651]

May 17, 1982 (19820517)

FILED:

INTL CLASS:

[3] H01L-029/78; H01L-021/203; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R020 (VACUUM TECHNIQUES); R096 (ELECTRONIC MATERIALS --

Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 229, Vol. 08, No. 44, Pg. 71,

February 25, 1984 (19840225)

ABSTRACT

To obtain excellent semiconductor characteristics and high PURPOSE: reliability of a semiconductor element by forming a main part of a polycrystalline silicon semiconductor layer which containe as a constituent at least one selected from carbon, sulfur and oxygen.

silicon semiconductor layer of a CONSTITUTION: Α polycrystalline semiconductor element contains one selected from carbon, sulfur, nitrogen and oxygen. Two or more may be selected from them. When the polycrystalling silicon semiconductor layer is formed to take the density of hydrogen atom contained in the polycrystalline silicon semiconductor layer, etching velocity of the semiconductor layer, the rugged property of the surface of the layer, and further the orientation and crystal grain side of the polycrystal within the specific numerical value range, it is further effective. As in the embodiment, a polycrystalline silicon thin film 101 is formed by a glow discharge decomposition method on a substrate 100, and used to form a TFT.

(19) 日本国特許庁 (JP)

00特許出願公開

⑫公開特許公報(A)

昭58—199564

விnt. Cl.³ H 01 L 29/78 #H 01 L 21/203 27/12

識別記号

庁内整理番号 7377-5F 7739-5F 8122-5F

❷公開 昭和58年(1983)11月19日 発明の数 1

未請求 審査請求

(全15頁)

60半導体素子

₹

②特 顧 昭57-82651

22出 昭57(1982)5月17日

中川克己 @発 明 者

> 東京都大田区下丸子3丁目30番 2号キヤノン株式会社内

明 小松利行 個発 者

東京都大田区下丸子3丁目30番

2号キヤノン株式会社内

長田芳幸 ⑩発 明 者

> 東京都大田区下丸子3丁目30番 2号キヤノン株式会社内

@発 明 者 小俣智司

> 東京都大田区下丸子3丁目30番 2号キヤノン株式会社内

平井裕 明 個発

> 東京都大田区下丸子3丁目30番 2号キヤノン株式会社内・

個発 明 中桐孝志

> 東京都大田区下丸子3丁目30番 2号キヤノン株式会社内

願 人 キヤノン株式会社 ØШ

東京都大田区下丸子3丁目30番

2号

個代 理 人 弁理士 丸島儀一

発明の名称 1.

()

半導体索子

- 特許請求の範囲
 - (1) 炭素、硫黄、酸素の中から選択される少な くとも1つを構成要素として含有する多結晶 シリコン半導体層で、その主要部を構成した ととを特徴とする半導体案子。
 - (2) 炭素が 0.0 1~10 atomic X 含有されてい . る特許請求の範囲第1項に記載の半導体素子。
 - (3) 磁黄が 0.03~5 atomic X 含有されている 特許請求の範囲第1項に記載の半導体案子。
 - (4) 登累が 0.01~5 atomic X 含有されている 特許請求の範囲第1項に記載の半導体素子。
- 発明の詳細か説明

本発明は電界効果薄膜トランジスタ等の半導 体索子に関し、更に詳細には多結晶シリコン薄 膜半導体層でその主要部を構成した半導体素子 に関するものである。

最近、画像読取用としての、長尺化一次元フ

オトセンサや大面積化二次元フオトセンサ等の 画像競取装置の走査国路部、或いは液晶(LC と略配する)や、エレクトロクロ ÷ ミ − 材 料 (BCと略記する)或いはエレクトロルミネウ センス材料(Dle略記する)を利用した画像 表示デバイスの駆動回路部を、これ等の大面積 化に伴つて所定の基板上に形成したシリコン薄 腹を素材として形成することが提案されている。

斯かるシリコン薄膜は、より高速化、より高 機能化された大型の画像読取装置や画像表示装 置の実現から、非品質であるよりも多額品であ ることが遠まれている。その理由の1つとして 上記の如きの高速、高機能の読取装置の走査回 路部や画像表示装置の駆動回路部を形成する為 の案材となるシリコン薄膜の性能を扱わす値と して例えば薄膜トランジスタ(TFT)の実効 キャリア移動度 (effective carrier mobility) aeff としては、大きいことが畏求されるが、 通常の放電分解法で得られる非晶質シリコン薄 腹に於いては楮々 0.1 d / V · w 程度であつて、 単結晶シリコンで作成したMOS型トランジスタに数べて遙かに劣り、所盈の要求を消えするのでないことが挙げられる。この移動度 peff の小ささは、1つには非晶質シリコン薄膜個有の特性である Hall 移動度が小さいことから、非晶質シリコン 薄膜は薄膜作成上の容易さと生産コストの安価を生かし切れないという不都合さを内在している。又、非晶質シリコンは本質的に経時変化が内在していて単結晶に比べて劣る。

これに対して、多結晶シリコン溶膜は、実際に概定されたデータからも非晶質シリコン溶膜に較べて Hadd 移動度自体が大きく、溶膜トランシスタにしたときのその移動度 peffが透かに大きく、理論的には現在得られている値よりも、更に大きた値の移動度 peffを有するものが作成され得る可能性を有している。又、経時変化に関しても安定であることが期待される。

()

多結晶シリコン 神膜を所定の基板上に大面積 に亘つて作成する方法としては、

3

中から選択される少なくとも1つを構成要素として含有する多結晶シリコン半導体層で、その主要部を構成したことを特徴とする。

上記の様な構成とすることによつて、前述した問題の能でが解決し得、優れた半導体特性と 高い信頼性を有する半導体案子と成り得る。

本発明の半導体素子は、上記の構成を有するものであるが、更に効果的に本発明の目的を選成するには、多結品シリコン半導体層中に含有される水素原子の濃度、半導体層のエッチング速度、層装面の凹凸性、更には多結晶の配向性や結晶粒径の値が特定の数値範囲内の値を取る様に多結晶シリコン半導体層を形成すれば良い。

本発明の半導体素子に於ける多結晶シリコン 半導体層中に含有される水素原子の量は、好ま しくは、3 atomic X以下、より好ましくは、0.01 ~3 atomic Xとされるのが望ましく、或いは又、 形成される半導体層の層設面の凹凸の最大が実 質的に800人以下であるのが望ましい。

更には、弗徴(50 vol %水溶液)・硝酸(d

C V D (Chemical Vapour Deposition)法、 L P C V D (Low Pressure Chemical Vapour Deposition)法、M B E (Molecular Beam Epitaxy)法、I P (Ion Plating)法、G D (Glow Discharge)法等が知られている。

いずれの方法においても、基板品度は異なるが、大面積の基板の上に多結品シリコン薄膜が 作裂できることが知られている。

しかしながら、従来、これらの方法によつて 作製された多額品シリコン溶膜半導体度で主要 部を構成した半導体案子或いは半導体デバイス が所選された特性及び信頼性を充分発揮できる いのが現状であつた。

本発明は上記諸点に鑑み成されたもので、従来の経問題を解決した半導体業子を提供することを主たる目的とする。

本発明の別の目的は、優れた半導体特性と、 高い信頼性を有する半導体案子を提供すること でもある。

本発明の半導体素子は、炭素、研費、酸素の

4

= 1.38、60 vol %水溶液)・氷酢酸から成り、それ等の混合比が1:3:6 であるエッチング液によるエッチング速度が201/mc以下の特性を有する様に半導体層を形成するのが望ました。

或いは、更に、 X 線回折パターン又は電子線回 折パターンによる(220)の回折強度の割合 が全回折強度に対して30%以上であるのが好ましい。

又、半導体層を構成する多結晶シリコンの結晶 粒径としては、平均結晶粒径として 2 0 0 1 以 上であるのが譲ましい。

これ等の上記条件を1つ以上、本発明の構成要件の1つとして加味することによつて、従来例に較べ、より氏い比抵抗(ρ)より小さい光学吸収係数(α)を有する多結晶シリコン半導体層が所望の基板上に形成され、より広範囲の分野に渡る半導体素子への応用が充分可能となる。

例えば、従来法に従つて作成された多結晶シリコン薄膜を用いてn チャネル型電界効果薄膜

特魯昭58-199564(3)

トランジスタ(FB一TFT)を作成した場合、 ゲート電圧を充分低くしているにも拘らず、この状態のドレイン電流(Ioff)が、ゲート電圧 が充分高い状態のドレイン電流(Ion)に比べて、 充分小さくならない場合が、度々起るのが、本 発明の半導体素子に於いては全く生じない。

文、競取装置の競取部と走在回路部や画像海 表示装置の面像表示部と駆動回路部とを一体化 構成とし、走在回路部や駆動回路部の主要部を 多結晶シリコン薄膜で構成する場合、これ等の 回路部は外部からの光に晒される機会が多い、 本発明の半導体素子の場合には、半導体層の光 吸収係数が著しく小さいので、この様を問題は 実用上殆んど無視することが出来、本発明の 等体素子でその主要部を構成すれば優れた回路 特性を有する回路部を得ることが出来る。

本発明の半導体素子の主要部を構成する多結晶シリコン半導体層は、水素や、He,Ar,Kr 等の稀ガス等で所望濃度に稀釈された SiH,SiH, SiH, Si,H, 等のシランガスと同時に、形成さ

ゲットをスパッタリングする際に前記した各種 ガスの中より所望に従つて選択される原料ガス を導入してスパッタリングする方法(反応性ス パッタリング法)等が挙げられる。

本発明において特定する多結晶シリコン半導体層中に含まれている各種原子の量の測定は、 炭潔及び硫黄については、金銭中炭素・磁炭関時分析装置(Leco社 CS-46型)、酸素及び窒素については金属中酸素・窒素同時分析装置(Leco社 TC-36型)を用いて行つた。試料は白金基板上に、約10平分のシリコン半導体層を推復させ、これを分析装置ホルダー中に装填し、元素重量を測定し層中に含まれる原子の機能をatomic※で算出した。

また、形成した準膜半導体層が多結晶である 事性電子顕微鏡(日本電子社製 JBM-100U 型)の電子囲折パターンがリング状あるいは、 ほやけたスポット状となる事で確認した。

また、薄膜状の半導体層の光学吸収係数(α) は、自記分光光度計(日立製 323型)を用 れる半導体層中に含ませるべき原子を供給する 各種の原料ガスを脳形成用の真空線積室中に施 して、グロー放電分解を行わせることによつて 所紹の基板上に形成される。

例えば、炭素を形成される半導体層中に含有させるには、メタン (CH_e), エタン (C_eH_e), ブロパン (C_eH_e), エチレン (C_eH_e) 等の炭化水素を初めとして、炭化弗素 (CP_e)。テトラメチルシラン ((C_eH_e)。 テトラメチルシラン ((C_eH_e)。 テトラエチルシラン ((C_eH_e)。 Si) 等を、又、確費を含有させるには、硫化水素 (HS) , 六弗化酸黄 (SP_e) 等を、酸素を含有させるには、酸素 (O_e), 水 (H_eO) 等を、窒素を含有させるには、酸素 (O_e), 水 (H_eO) 等を、窒素を含有させるには、窒素 (N_e), アンモニア (NH_e) 等を、各々、原料ガスとして用いることが出来る。

多結晶シリコン半導体層をスパッタリング法に よつて作成する場合には、シリコンターグット と共に、形成される半導体層中に含有させるべ き原子を構成要集として含むターゲットを用い る方法(共スパッタリング法)、シリコンター

いて測定した。非品質シリコン薄膜においてはしばしば√αhν-hν(hνは測定光のエネルギー)プロットの直線部分を外挿し機軸と交差した点から光学数収端 Boを求めるが、本発明によつて作製したサンプルでは明確な外挿値が求められないため、λ=550nmにおけるαの値(α(550)と略記)を代数値とした。

次に本発明の半導体素子の一例としてのTPTの作製プロセスについて、第1図に従つて説明する。このTFTは半導体層101、電極層105次のよックコンタクト層103、104、絶線層105次のようなる場界効果トランジスタで、半導体層101に対しませる108、ドレイン電極109間に電圧を印加し、そこを流れる電流を絶線層105を介して対けたゲート電110にかけるパイプス電圧により変調される(第1図の工程(2)に構造が示される)。まず基板100の洗浄を行つた後、多結晶シリコン薄膜半導体層101をその上に堆積させる「工程(2)」。堆積法の詳細については

各実施例の所で述べる。その後オーミック層として n⁺(P - doped シリコン) 層 102 を堆積し、ソース、ドレインをエッチングにより形成した [工程(c)] 後、絶録層 105 をその上に堆積させる [工程(a)]。絶録層は、CVD、LPCVDで形成されるシリコンナイトライド、SiO₂、Aℓ₂O₃ 等の材料で構成される。

次にソース、ドレインの電低用コンタクトホール 106 をあけ〔工程(c)〕て、上部電板ゲート、ソース、ドレインを配設して〔工程(f)及び(g)〕 完成する。

本発明の多結晶シリコン 郡 膜トラングスター の安定性を 判断する経時変化の 測定 に関しては 次のような方法によつて行つた。

第 2 図に示す構造の TFT を作製しゲート 201 にゲート 谁圧 $V_G=40~V$ 、 ソース 203 とドレイン 202 間にドレイン 塩圧 $V_D=40~V$ を印加しソース 203 とドレイン間に確れるドレイン電流 I_D をエレクトロメーター 208 (Keithley 6 10 C エレクトロメーター)により調定し、ドレイン

ノード側においた基板加熱ホルダー(面積 452 dl) 3 0 2 に装着した。

本実施例においては、導入する反応性気体としては取扱いの容易なHLガスで3 vol %に稲釈した SiHLガス(「SiHL(3)/HL」と略記する)及び同じくHLガスで0.5 vol %に稲釈したメタン(CHL)ガス(CHL(0.5)/HL」と略記する。)

電流の時間的変化を測定した。経時変化率は、 500時間の連続動作後のドレイン電流の変動 量を初期ドレイン電流で割りそれを100倍し ※表示で表わした。

 $TFTの関値電圧は、MOSPET で通常行われている <math>V_D - \sqrt{I_D}$ 歯銀にかける直盤部分を外挿し機能と交差した点によつて定義した。経時変化前と後の V_{TH} の変化も同時にしらべ、変化量をポルトで表示した。

次に本発明の実施例について述べる。 実施例 1

本実施例は、多結晶シリコン薄膜をグロー放 電分解法で基板上に形成し、それを用いてTF Tを作成したもので、多結晶シリコン薄膜の形 成は第3図に示した装置を用いたものである。 基板300はコーニングガラスま7059(0.5 mm 厚)を用いた。

先才基板300を洗浄した後HF/HNOx/CHa.
COOHの混合液でその表面を軽くエッチンクし、 乾燥した後真空ベルジャー堆積盆301内のア

12

を用いた。ガス磁散は各々5 SCCM になるよう にマスフローコントローラー304、及び307 **セコントロールして導入した。ペルジャー 301** 内の圧力はペルジャー301の排気側の圧力調 整パルプ310を調節し、絶体圧力計312を 用いて所望の圧力に設定した。ペルジャー 301 内の圧力が安定した後、カソード電極313に 加え、グロー放電を開始させた。この時の電圧 は 0. 7 EV、 返流は 6 0 m A、 B F 放電パワーは 20 Wであつた。この条件で、放電を30分間 持続し、多結晶シリコン膜の形成を終え、放電 を中止させて原料ガスの旋入も中止させた。次 に基板温度を180℃まで下げて保持して次の ブロセスに備えた。形成された膜の膜厚は3000 1 でその均一性は円形リング型吹き出し口を用 いた場合には、3インチ×3インチの基板の大 きさに対して士10%内に取つていた。

又、との多結晶シリコン複は n 週で、抵抗値 $t \simeq 10^8 \ \Omega$ ・ca であつた。次にこの腹を使うて、

1 図に示す工程に従つて薄膜トランジスタ(TPT)を作成した。TPTのソース・ドレインのオーミックコンタクトを良好にせしめるために基板温度は180でに保つた状態で、n⁺シリコン層の形成を次のようにして行なつた。水米ガスで100 vol pmに形訳されたPH, ガス(「PH。(1.00mm)/H、」と略記する)を、H、で10 vol %に粉訳されたSiH、(「SiH、(10)/H、」と略記する)ガスに対して、mol 比にして5×10³の割合でベルジャー301内に流入させ、ベルジャー301内の圧力を0.12 Torrに調整してクロー放電を行ないPのドーブされたn⁺層 102を5001の厚さに形成した〔工程(D)〕。

大に私を蒸着し、その後、工程にのとうにフォトエッチングにより私及びの⁺ 樹102をソース電極103の領域、ドレイン電極104の領域をのぞいて除去した。次にゲート絶縁膜を形成すべくペルジャー301内に再び上記の基板が、アノード側の加熱ホルダー302に装填された。多結晶シリコン薄膜を作成する場合と同

したTPT特性例が示されてある。ゲートのスレフショールド電圧 Vin は 5 Vと低く、Va-20 VでのVg=0の電流値の比は 5 ケタ以上とれている。TPTの作成に用いた多結晶シリコン薄膜の水果量及び、液長 5 5 0 nmにかける膜の光学吸収保数(α(5 5 0)と略配) を前記の方法で測定した結果を第 1 表に示してある。凡で稀釈した CH,のガス流量×は本実施例の 5 SCCM と 0 SCCM, 2 SCCM, 1 0 SCCM, 及び 2 0 SCCM についてH,で希釈した CH,のガス流量のみを変化させ他の条件を同じにした場合の結果を示した。

()

これらの多結品シリコン薄膜を用いて作製したTFTの実効キャリア移動度(Aeff)及び、ゲート電圧VG=20Vにおけるドレイン電流値ID(20)と、ゲート電圧VQ=0Vにおけるドレイン電流値ID(0)の比(on/off 比と略配するolを同じ表に示した。第1表より炭素遷座は0.01 atomic%程度から制御できる事が分り、さらに10 X程度まで増加させる事によつて Aeff > 1を保

様にベルジャー301が排気され、落板温度T8を250でとしてNH。ガスを20SCCM、SiH、(SiH、(10)/H₂)ガスを5SCCM 導入してグロー放催を生起させてSiNH 膜105を2500

次にフォトエッチング工程によりソース電極 103、ドレイン電極104用のコンタクトホ ール106ー1、106ー2をあけ、その後でで SiNH 膜105全面に私を蒸落して、性極度107 を形成した後、ホトエッチング工程により私電 極度107を加工してソース電極用取出し電極 108、ドレイン電極用取出し電極109及が ゲート電極110を形成した。この後、以外の サート電極110を形成した。この後、以外の とブロセスに従って形成された「FT(チャン オル長しこ204、チャンネル幅W=6504) は安定で良好な特性を示した。

第4図にこの様にして試作したTFTの特性 例を示す。第4図にはドレイン電流 Inとドレイン電圧 Vpの関係をゲート電圧 Vgをパラメータに
16

ちつつ、αと on / off 比を効果的に変化させる 毎ができた。

1-5 1-3 試料水 1-11-2 10 20 0.1 x(SCCM) 124 Cの含有量(atmX) . 0.0 1< 4.5 8.3 $4 \times 10^4 2.7 \times 10^4 1.4 \times 10^4 9.0 \times 10^8$ 2.0×10 a(550) 7.6 6.0 1.2 0.02 μeff (al/V·see) 8.0

골

寒 1

試料派1-5は非晶質

 9.0×10^{2} 4.2×10^{3} 1.2×10^{5} 1.3×10^{4} 2.0×10^{2}

(on/off)比

SiH ₄ (3)/H ₂ のガス流量	5 SCCM
CH ₄ (0.5)/H ₄ のガス流量	x S C C M
放電パワー	2 0 W
圧力	0.0 5 Torr
基板函度 (T ₈)	500C

奥施例 2



19

測定し乍ら調節し、との圧力差を 0 , 2.0×10⁻⁷ Torr, 5.0×10⁻⁷ Torr, 1.0×10⁻⁸ Torr, 2.0×10⁻⁸ Torr の 5 種類としてシリコン海膜層を作成した。又、阿薄膜層を用いて、実施例 1 と同様にして TFT を作成した。これ等に就て実施例 1 と同様の方法で測定を行つた。その結果を第 3 表に示す。

第 3 表

試料版	3-1	3-2	3-3	3-4	3-5×
x (Torr)	0.0	0.2	0.5	1.0	2.0
〇の濃度 (atm.%)	0.03	0.9	2.3	5.1	8.3
a (550)	4×10 ⁴	2.3×10 ⁴	1.2×10 ⁴	6.0×10 ³	5.0×10 ³
μeff(cal/V·sec)	8.0	3.1	1.4	0.8	0.005
(on/off)比	9.0×10 ²	1.8×104	1.6×10 ⁴	2.3×10 ³	5.6 ×1 0 ²

試科/63-5 は非晶質

SiH ₄ (3)/H ₄ のガス流量	5 SCCM
放電パワー	2 0 W
压力	0. 0 5 Torr
基板温度 (Tg)	500C

第 2 表

武科 16	2-1	2-2	2-3	2-4	2-5
x (SCCM)	0	2	5	10	20
Sの機度 (atm.%)	<0.01	0.8	2.1	4.3	8.2
a (550)	4×10 ⁴	3.4×104	2.8×10 ⁴	2.5×10 ⁴	2.1×10
μeff (al/V-sc)	8.0	7.2	2.0	0.9	0.1
(m/off)比	9.0×10 ²	7.5×10 ³	2.3×104	8.2×10 ²	1.2×10²

8i氏(3)/H。のガス流量	5 8 CCM
SF。(0.5)/H』のガス流量	x S C C M
放電パワー	20W
E 力	0.0 5 Tor 1
若板温度 (T _S)	500C

実施例3

突施例1と同様の条件と手順によつて、従つて、基板上にシリコン 厚膜層を形成した。ただし SiH (3)/H を流し初める前にベルジャー内に酸素をベリアブルリークバルブを介して導入した。 酸素のガス流量は微小をため、真空度がパックグランド真空度からどれだけ上昇するか

2

奥施例4

実施例1と同様の手組によつてシリコン薄膜 層を基板上に作成した。ただし、SiH₄(3)/H₂ガ スと同時にN₂ガスを O SCCM, 2 SCCM, 5 SCCM, 1 O SCCM, 2 O SCCM の 5 微類のガス硫量で 流してシリコン薄膜層を作製し、又、阿薄膜層 を用いて実施例1と同様にしてTRTを作成し、 これ等に就て実施例1と同様の測定を行つた。 その結果を第 4 表に示す。

第 4 袋

	4-1	4-2	4-3	4-4	4-5
x (SCCM)	0.0	2.0	5.0	1 0.0	2 0.0
Nの農度	0.0 1	1.5	3.7	6.2	1 0.1
a(550)	4×10 ⁴	2.8×10 ⁴	1.5×10 ⁴	7.4×10 ³	4.5×10 ³
μeff(al/V-sec)	8.0	4.8	2.3	1.1	0.2
(on/off)比	9.0×10 ²	3.7×10 ³	9.5×10 ⁴	5.7×10 ⁴	2.6×10³

 SiH、(3)/H:のガス流量 ………
 5 SCCM

 N:のガス流量 ………
 x SCCM

 放館パワー 20W

 圧力 ………
 0.05 Torr

 基板温度(Ts) ………
 500℃


特島昭58-199564(ア)


4. 図面の簡単な説明


第1 図は、本発明の半導体案子の作成工程を 説明する為の模式的工程図、第2 図は、本発明 に於いて、作成されたTFTのTPT特性を 定する為の回路を説明する為の模式的回路図、 第3 図は、本発明の半導体素子用のシリコン 膜層を作成する為の装置の一例を説明する模式 的説明図、第4 図は、本発明のTFTの特性の 一例を示すグラフである。

> 出 顕 人 キャノン株式会社 代 理 人 丸 島 鏡 型線域

第 1 図







特质昭58-199564(8)

手 続 補 正 沓 (自晃)

E 10 5 3 8 19 B

特許庁長官 若 杉 和 夫 殿

1. 事件の表示

昭和57年 特許順 罗 82651 号

2. 発明の名称

半游体案子

3. 補正をする者

事件との関係

特許出版人

住 所 東京都大田区下丸子 3-30-2

8 券 (100)キャノン株式会社 代表者賀 来 龍 三 郎

4. 代 理 人

居 所 团146 氧京都大田区下丸子 3-30-2

キャノン株式会社内 (電話 758-2111)

名 (6987) 弁理士 丸 島 俄 —

1

5. 補正の対象

明 柳 碧

2.0

1.0

Lo (m A)

6. 補正の内容

()

明細魯全文を別紙のとおり補正する。

20

Vo (V)

第 4 図

VG = 25 V

30

25

20

15

(全文訂正) 明 細 智

1.発明の名称

半導体素子

- 2. 特許請求の範囲
- (1) 炭素,硫黄,窒素,酸素の中から選択される 少なくとも1つを構成要素として含有する多結 島シリコン半導体層で、その主要部を構成した ことを特徴とする半導体素子。
- ② 炭素が0.01~1 0 atom10%含有されている特許請求の範囲第1項に記載の半導体素子。
- (3) 硫黄が0.01~5 atomic % 含有されている特許 前求の範囲第1項に配義の半導体繁子。
- (4) 窒素がB.B1~5 atomic % 含有されている特許 請求の範囲第1項に記載の半導体案子。
- (5) 酸素が0.03~5 atom1c を含有されている特許 請求の範囲第1項に記載の半導体素子。
- 3.発明の詳細な説明

本発明は電界効果薄膜トランジスタ等の半導体 素子に関し、更に詳細には多結晶ショコン薄膜半 導体層でその主要部を構成した半導体素子に関す

² --306--

特開昭58-199564 (❸)

るものである。

最近、画像競取用としての、長尺化一次元フォトセンサや大面積化二次元フォル品。 記取装置の走査回路部、或いはA(ECと略記する) や、エレクトロクローミー材料(ECと略記する) 或いはエレクトロルミネツセンス材料(BLと略 記する)を利用した画像表示デバイスの配動回路 部を、これ等の大面積化に伴つて所定の基板上に 形成したシリコン薄膜を案材として形成すること が提案されている。

新かるシリコン薄膜は、より高速化、より高機能化された大型の國像競取装置や國像表示装置の実現から、非晶質であるよりも多結晶であることが選まれている。その理由の1つとして上記の如今高速,高機能の競取装置の走査回路部や固像表示装置の駆動回路部を形成するための素材となるシリコン薄膜の性能を表わす値として例えば薄膜トランジスタ(TFT)の実効キャリア移動度(effective oarrier mobility)μeff としては、大きいことが要求されるが、通常の放電分解法で

亘って作成する方法としては、

C V D (Chemical Vapour Deposition)法、L P C V D (Low Pressure Chemical Vapour Deposition)法、M B B (Molecular Beam Epitaxy) 法、I P (Ion Plating) 法、G D (Glow Discharge)法等が知られている。

いずれの方法においても、基板温度は異なるが、 大面積の基板の上に多結晶シリコン薄膜が作製で きることが知られている。

しかしながら、従来、これらの方法によつて作製された多結晶シリコン薄膜半導体層で主要部を構成した半導体素子或いは半導体デバイスが所望された特性及び信頼性を充分発揮できないのが現状であつた。

本発明は上記器点に鑑み成されたもので、従来の器問題を解決した半導体業子を提供することを主たる目的とする。

本発明の別の目的は、優れた半導体特性と、高い信頼性を有する半導体案子を提供することでもある。

これに対して、多結晶シリコン薄膜は、実際に 関定されたデータからも非晶質シリコン薄膜に較 べてHall 移動度自体が大きく、薄膜トランジスタ にしたときのその移動度Aettが遙かに大きく、理 齢的には現在得られている値よりも、更に大きな 値の移動度Aettを有するものが作成され得る可能 性を有している。又、経時変化に関しても安定で あることが期待される。

多結晶シリコン薄膜を所定の基板上に大面積に 3

本発明の半導体案子は、炭素、硫黄、酸素の中から選択される少なくとも1つを構成要素として含有する多結晶シリコン半導体層で、その主要部を構成したことを特徴とする。

上記の様な構成とすることによつて、前述した 問題の継でが解決し得、優れた半導体特性と高い 信頼性を有する半導体素子と成り得る。

本発明の半導体素子は、上記の構成を有するものであるが、更に効果的に本発明の目的を達成するには、多結晶シリコン半導体層中に含有される水素原子の濃度、半導体層のエフテング速度、層表面の凹凸性、更には多結晶の配向性や結晶粒径の値が特定の数値範囲内の値を取る機に多結晶シリコン半導体層を形成すれば良い。

本発明の半導体素子における多結晶ショコン半 導体層には、前記した様に炭素、硫黄、窒素、酸 素の中から選択されたものを含むものである。こ れ等の中から選択されるのは2種以上であつても 良い。

本発明の半導体素子における多結晶シリコン半

本発明の半導体案子における多結晶シリコン半 事体層中に確費が含有される場合は硫黄の盘が射 ましくは0.01~5 atomio %、より好ましくは0.03 ~5 atomio % 含有されていることが望ましい。

本発明の半導体菓子における多結晶シリコン半 連体層中に窒素が含有される場合は窒素の量が好ましくは0.01~5 atomio %、より好ましくは0.01 ~4 atomio % 含有されていることが盈ましい。

本発明の半導体業子における多結晶シリコン半 導体層中に酸素が含有される場合は酸素の量が好ましくは0.03~5 atomio %、より好ましくは0.03 ~4 atomio % 含有されていることが望ましい。

本発明の半導体案子における多結晶シリコン半 導体層中には水業原子が含有されるのが望ましい。 本発明の半導体案子における多結晶シリコン半導 体層中に含有される水素原子の量は、好ましくは、

導体素子への応用が充分可能となる。

例えば、従来法に従つて作成された多結晶シリコン薄膜を用いてnチャネル型電界効果薄膜トランジスタ(FE~TFT)を作成した場合、ゲート電圧を充分低くしているにも拘らず、この状態のドレイン電流(Iost)が、ゲート電圧が充分高い状態のドレイン電流(Ion)に比べて、充分小さくならない場合が、度々起るのが、本発明の半導体案子においては全く生じない。

又、読取装置の読取部と走査回路部や画像表示 装置の画像表示部と駆動回路部とを一体化構成と し、走査回路部や駆動回路部の主要部を多結晶と りコン部膜で構成する場合、これ等の回路部は外 部からの光に晒される機会が多いが、本発明の半 導体素子の場合には、半導体層の光吸収係数が着 しく小さいので、この様な問題は実用上殆んど無 視することが出来、本発明の半導体素子での 要部を構成すれば優れた回路特性を有する回路部 を得ることが出来る。

本発明の半導体案子の主要部を構成する多結晶

3 atomio 多以下、より好ましくは、0.01~3 atomic 多とされるのが望ましく、或いは又、形成される 半導体層の層表面の凹凸の最大が実質的に800 。 A以下であるのが望ましい。

更には、弗酸(50 vol % 水容液)・硝酸(4 ー 1.38、60 vol % 水容液)・氷酢酸から成り、それ等の混合比が1:3:6であるエクテング液によるエッチング速度が20 Å / sec 以下の特性を有する様に半導体層を形成するのが望ましい。或いは、更に、X 越回折パターン又は電子線回折パターンによる(2 2 0 0) の回折強度の割合が全回折強度に対して3 0 %以上であるのが好ましい。又、半導体層を構成する多結晶シリコンの結晶粒径として2 0 0 Å 以上であるのが望ましい。

これ等の上記条件を1つ以上、本発明の構成要件の1つとして加味することによつて、従来例に較べ、より高い比抵抗 (p) より小さい光学吸収係数 (a) を有する多結晶シリコン半導体層が所認の基板上に形成され、より広範囲の分野に渡る半

7

シリコン半導体層は、水素や、He, Ar, Kr等の総ガス等で所望護度に稀釈された SiH4, SizHe, S

例えば、炭素を形成される半導体層中に含有させるには、メタン(CH_{\bullet})、エタン($C_{2}H_{\bullet}$)、プロバン($C_{3}H_{\bullet}$)、エテレン($C_{2}H_{\bullet}$)等の炭化水素を初めとして、炭化弗素(CF_{\bullet})、テトラメチルシラン((CH_{5}) $_{\bullet}$ S1)、テトラエチルシラン

 $\{(C_nH_n)_aS_1\}$ 等を、又、硫黄を含有させるには、硫化水素 (HS) , 六弗化硫黄 (SP_a) 等を、酸素を含有させるには、酸素 (O_a) , 水 (H_aO) 等を、 蜜素を含有させるには、窒素 (N_a) , アンモニア (NH_s) 等を、各々、原料ガスとして用いることが出来る。

多結晶シリコン半導体層をスパッタリング法によ つて作成する場合には、シリコンターゲントと共 に、形成される半導体層中に含有させるべき原子を構成要素として含むターケットを用いる方法 (共スペッタリング法)、シリコンターゲットを スペッタリングする際に前記した各種ガスの中よ り所望に従つて選択される原料ガスを導入してス ペッタリングする方法(反応性スペッタリング法) 等が挙げられる。

本発明において特定する多結晶シリコン半導体層中に含まれている各種原子の量の測定は、炭素及び硫黄については、金属中炭素・硫黄同時分析装置(Leoo社では金属中酸素・窒素同時分析装置(Leoo社でしょうも型)を用いて行つた。試料は白金基板上に、約10mg分のシリコン半導体層を堆積させ、これを分析装置ホルケー中に装填し、元素重量を超定し層中に含まれる原子の濃度をatomioがで算出した。

また、形成した薄膜半導体層が多結晶であることは電子顕版鏡(日本電子社製JRM-100U型)の電子回折パターンがリング状あるいは、ぼやけ

に構造が示される)。まず基板100の洗浄を行った後、多結晶シリコン薄膜半導体層101をその上に堆積させる〔工程(4)〕。堆積法の詳細については各実施例の所で述べる。その後オーミック層として n+(P - doped シリコン)層102を維積し、ソース、ドレインをエッチングにより形成した〔工程(4)〕後、絶縁層105をその上に堆積させる〔工程(4)〕。絶縁層は、CVD,LPCV,Dで形成されるシリコンナイトライド、S102,Al2O2等の材料で構成される。

次にソース、ドレインの電極用コンタクトホール106をあけ〔工程(m)〕で、上部電極ゲート、 ソース、ドレインを配線して〔工程(d)及び(g)〕完 成する。

本発明の多結晶ショコン輝度トランジスターの 安定性を判断する経時変化の測定に関しては次の ような方法によつて行つた。

第 2 図に示す構造のTFTを作製しゲート201 にゲート電圧 Va−40 V,ソース 2 0 3 と ドレイン 2 0 2 間にドレイン電圧 Vp−40 Vを印加しソース たメポット状となることで確認した。

また、薄膜状の半導体層の光学吸収係数(α)は、自記分光光度計(日立製323型)を用いて測定した。非晶質シリコン薄膜においてはしばしば √αμν-μν(μνは測定光のエネルギー)ブロットの直接部分を外挿し換軸と交差した点から光学吸収器Eoを求めるが、本発明によつて作製したサンブルでは明確を外揮値が求められないため、 λー550 μπにおけるαの値(α(550)と略記)を代数値とした。

次に本発明の半導体素子の一例としてのTFTの作製プロセスについて、第1回に従つて説明する。このTFTは半導体層101、電極層107、オーミックコンタクト層103。104、絶縁層105からなる電界効果トランジスタで、半導体層101に路接しオーミックなコンタクトが形成されているソース電極108、ドレイン電極109間に電圧を印加し、そこを流れる電流を絶縁層105を介して設けたゲート電極110にかけるバイアス電圧により変調される(第1図の工程(は)11

203とドレイン間に流れるドレイン電極Inをエレクトロメーター208 (Keithley 610 C エレクトロメーター) により測定し、ドレイン電流の時間的変化を測定した。経時変化率は、500時間の連続動作後のドレイン電流の変動量を初期ドレイン電流で割りそれを100倍しま表示で表わした。

TFTの関値電圧は、MOSFRT で通常行われている $V_D - \sqrt{I_D}$ 曲線における直線部分を外挿し機軸と交差した点によつて定義した。経時変化前と後の V_{TH} の変化も同時にしらべ、変化量をポルトで表示した。

次に本発明の実施例について述べる。 実施 例 1

本実施例は、多結晶シリコン薄膜をグロー放電 分解法で基板上に形成し、それを用いてTFTを 作成したもので、多結晶シリコン薄膜の形成は第 3 図に示した装置を用いたものである。装板300 はコーニングガラス中7059(0.5 mm 厚)を用い

特萬昭58-199564 (12)

先ず基板300を洗浄した後 HF/HNOs/CHsCOOHの混合液でその表面を軽くエフチングし、乾燥した後真空ベルジャー堆積室301内のアノード側においた基板加熱ホルダー(面積452 cdl)302に接着した。

その後ベルジャー301を拡散ポンプ309でベックグランド真空度 2.0 × 1 D⁻¹ Torr 以下まで 排気を行なつた。このとき、この真空度が避いと 反応性ガスが有効に膜析出に働かないはかりか段 の特性の再現性が失なわれるので注意を受した。 次にTsを上げて基板300の温度を500℃に保 持した(基板温度は熱電対303で監視する)。 次に、H_z ガスをマスフローコントローラー308 で期卸しながらベルジャー301内に導入しま 板300表面をクリーニングした後、反応性気体 を導入する様にした。基板温度Tsは350℃に なった。放電時のベルジャー301内の圧力は 0.2 Torrに保持

本実施例においては、導入する反応性気体としては取扱いの容易なHaガスで 3 vol まに稲駅した

14

又、この多結晶シリコン膜はn型で、抵抗値は 210 8・cmであった。 次にこの膜を使つて、第 1 図に示す工程に従つて薄膜トランジスタ(TFT) を作成した。 TFTのソース・ドレインのオーミフクコンタクトを良好にせしめるために基板温度は180℃に保つた状態で、n+シリコン層の形成は180℃に保つた状態で、n+シリコン層の形成を次のようにして行なった。水素ガスで100 vol ppm に稀釈された PHs ガス(「PHs (100 ppm)/Hs 」と略記する)を、Hsで10 vol 5 稀釈されたSiH。(「SiH。(10)/Hs 」と略記する)ガスに対して、mol 比にして5×10 mの割合でベルジャー301 内に流入させ、ベルジャー301 内の圧力を0.12 Torrに調整してグロー放電を行ないPのドープされた計層102を500 Aの厚さに形成した(工程(内))。

次にAlを蒸着し、その後、工程(可のようにフォト / エッチングによりAll 及びn+暦 1 0 2 を ソース電 値 1 0 3 の 領域、 ドレイン電極 1 0 4 の 領域をの ぞいて除去した。 次にゲート 絶縁 膜を形成 すべく ベルジャー 3 0 1 内に再び上記の基板が、 アノー

SiH₄ ガス (「SiH₄ (3)/H₄」と略記する) 及び同 じくHaガスで 0.5 vol おに務駅したメタン (CHa) ガス (「CH*(0.5)/H*」と略記する。) を用いた。 ガス流量は各々5SCCMになるよりにマスフローコ ントローラー304、及び307でコントロール して導入した。ベルジャー301内の圧力はベル ジャー301の排気側の圧力調整パルプ310を 調節し、絶体圧力計312を用いて所望の圧力に 設定した。ペルジャー301内の圧力が安定した 後、カソード電極 3 1 3 K 13.56 MHz の高周波電 界を電源314によつて加え、グロー放電を開始 させた。このときの電圧は D.7 KV、電流は 6 D n A、RF放電パワーは2DWであつた。この条件 で、放電を30分間持続し、多結晶シリコン膜の 形成を終え、放電を中止させて原料ガスの施入も 中止させた。次に基板温度を180℃まで下げて 保持して次のプロセスに備えた。形成された膜の 腰厚は3000 A でその均一性は円形リンク型吹 き出し口を用いた場合には、3インチ×3インチ の基板の大きさに対して±10%内に取つていた。

次にフォトエッチング工程によりソース電極
103,ドレイン電極104用のコンタクトホール106-1,106-2をあけ、その後でSiNH 膜105全面にAlを蒸着して、電極膜107を形成した後、ホトエッチング工程によりAl 電極膜107を形成した後、ホトエッチング工程によりAl 電極 107を加工してソース電極用取出し電極109及びゲート電極110を形成した。この後、Hi雰囲気中で250での熱処理を行つた。以上の条件とブロセスに従って形成されたTFT(チャンネル長L-20μ、テャンネル幅Ψ-650μ)は安定で良好な特性を示した。

第4図にこの様にして試作したTFTの特性例を示す。第4図にはドレイン電流Ipとドレイン電

EVDの関係をゲート電圧Vaをベラメータにした TFT特性例が示されてある。ゲートのスレッショールド電圧 Vth は 5 Vと低く、Vaー 2 U VでのVaーDの電流値の比は 5 ケタ以上とれている。 TFTの作成に用いた多結晶 シリコン 薄膜の水素 量及び、波長 5 5 0 nmにおける膜の光学 吸収係数(a (5 5 0) と略記)を前記の方法で避定した結果を第 1 表に示してある。Haで移訳した CH4のガス流量 x は本実施例の 5 S C G M と D S C G M 、 2 S C C M 、 1 O S C C M 、 及び 2 O S C C M についてHaで稀釈した CH4のガス流量のみを変化させ他の条件を同じにした場合の結果を示した。


これらの多結晶シリコン薄膜を用いて作製したTFTの実効キャリア移動度(μerr)及び、ゲート電EVg-20Vにおけるドレイン電流値In(20)と、ゲート電EVg-0Vにおけるドレイン電流値In(20)と、ゲート電EVg-0Vにおけるドレイン電流値In(20)の比(on/orr比と略記する。)も同じ表にした。第1要より炭素濃度は0.01atomic %程度から制御できることが分り、さらに10%程度で増加させることによつて μerr>1を保ちつつ、

äa 1 d±

跌抖他.	1-1	1-2	1 – 3	1 – 4	1-5*
x (SCCM)	0.3<	2	. 5	10	-20
Cの含有量(als.%)	0.01<	2.1	4.5	8.3	12.4
a (550)	4 ×10 ⁴	2.7 ×18 ⁴	1.4.×10 ⁴	8.0 ×10 ³	2.0 ×10 ⁴
μeff(cm²/ V·sec)	8.0	7.8	8.0	1.2	0.92
(um/off)比	9.0 ×10 ²	4.2 ×10 ³	1.2 ×10 ⁵	1.3 × 16 ⁴	2.0 ×10 ²

SiH (3)/H20	オス茂基	5 S C C M
CH4(0.5)/H2	のガス没量	*SCCM
放電パワー		20W
E h		0 . 0 Stori
英板温度(Ta)		5000






19

夹 施 例 2

第2表より磁黄濃度はD.Dlatomic 多程度から制御できることが分り、さらに 5 atomic 多程度まで増加させることによつて μott>1 を保ちつつ、αとοn/ort比を効果的に変化させることができた。



20

第 2 要

以抖地.	2 - 1	2-2	2-3	2-4	2-5
x (SCCM)	0	2	5	10	20
Sの過度(ata.1)	<0.01	0.8	2.1	4.3	8.2
a (550)	4 ×10 ⁴	9.4 ×10 ⁴	2.8 ×10 ⁴	2.5 ×10 ⁴	2.1 ×10 ⁴
# eff(cm ² / _, ¥ • sec)	8.6	7.2	2.8	6.8	0. I
(cm/off)比	8.0 ×10 ²	7.5 ×19 ³	2.3 ×10 ⁴	8.2 ×10 ²	1.2 ×10 ²

Æ カ ------ 0 . 0 5 Tarr

某板程度(7s) ----- 500℃



22

多 3 表

武科池.	3 – 1	3 – 2	3-3	3-4	3-5*
x (Terr)	0.0	0.2	0.5	1.0	. 2.0
Oの装度(ats.%)	0.03	0.9	2.3	5.1	4.3
a (550)	4 ×10 ⁴	2.3 ×10 ⁴	1.2 ×18 ⁴	6.8 ×10 ³	5.0 ×10 ³
petf(ca ² / V-sec)	8.0	3.1	1.4	0.8	0.005
(08/011)比	9.0 ×10 ²	1.0 ×10 ⁴	1.6 ×10 ⁴	2.3 × 19 ²	5.8 ×10 ²

水 贫料地。3~5位非品質

SIH₄(3)/H₂のガス夜昼 ----- 5SCCM 放電パワー 20W 圧 力 ----- 0.05Tore 基板温度(Ts) ----- 500°C

実 路 例 3

突施例1と同様の条件と手間によつで、基板上にクリコン薄膜層を形成した。ただしSiH₄(3)/H₂を流し初める前にベルジャー内に酸素をベリァアルリークベルブを介して導入した。酸素のガス流量は微小なため、真空度がベックグランド真空度からどれだけ上昇するか測定し作ら調節し、この圧力差を6,2.0×18⁻⁷ Torr,5.0×10⁻⁸ Torr,05 強罰としてシリコン薄膜層を形成した。又、同薄膜層を用いて、実施例1と同様にしてTFTを作成した。これ等に就て実施例1と同様の方法で測定を行った。その結果を第3表に示す。

第 3 表より酸素濃度は0.03 atom10 s 程度から期 御できることが分り、さらに 5 atom10 s 程度まで 噌加させることによつて μost>1 を保ちつつ、α とom/off比を効果的に変化させることができた。

奥施例 4

実施例1と同様の手類によってシリコン薄膜層を基板上に作成した。ただし、S1H。(3)/H。ガスと同時にN。ガスをOSCCM、2SCCM、5SCCM、1OSCCM、2SCCM、5SCCM、1OSCCM、2OSCCMの5種類のガス施量で流してシリコン薄膜層を作製し、又、同薄膜層を用いて実施例1と同様にしてTFTを作成し、これ等に就て実施例1と同様の測定を行つた。その結果を第4要に示す。

第 4 表より 密素 決定 は 0.01 a tonio メ 程度 から 制御 できること が 分り、 さら に 5 a tonio メ 程度 まで 増加 させること によつて μeft > 1 を 保ちつつ、 αと on/off 比を 効果的に変化させることができた。

24

25

特萬昭58-199564(15)

多 4 凌

实料物.	4 - 1	4-2	4-3	4-4	4-5
x (SCCM)	0.0	2.0	5.0	10.0	20.8
Nの濃度	0.61	1.5	3.7	8.2	10.1
a (550)	4 ×10 ⁴	2.8 ×10 ⁴	1.5 ×18 ⁴	7.4 ×10 ³	4.5 ×10 ²
μelf(cu²/ V· sec)	8.0	4.8	2.3	1.1	₽.2
(ex/eff)社	8-0 ×10 ²	2.7 ×10 ³	8.5 ×10 ⁴	5.7 × 10 ⁴	2.6 ×10 ³

SII ₄ (3)/II ₂ のガス改量 5 S C CM
II ₂ のガス接基 xSCCM
放電パワー 20〒
圧 カ 0 . 0 5 Terr
基版程度(Ts) 500℃
以后 经

▲図面の簡単な説明

第1 図は、本発明の半導体素子の作成工程を設定明するための模式的工程図、第2 図は、本発明において、作成されたTFTのTFT特性を測定するための回路を説明するための模式的回路図、第3 図は、本発明の半導体素子用のシリコン薄膜を作成するための装置の一例を説明する模式的説明図、第4 図は、本発明のTFTの特性の一例を示すグラフである。

出願人 キャノン株式会社代理人 丸 島 鶴 一記録